믿을조의 활동들

진행년월: 24.06목차1. 배경2. 과제 정의 및 개요3. 소스코드4. 시뮬레이션 결과  1. 배경규모가 큰 설계를 하게 된다면, 메모리에 접근은 반드시 필요하게 됩니다.Cache는 고속으로 일을 처리해 응답시간을 줄여주고,DRAM 등에 접근하는 횟수를 줄여주어 메모리 부하를 줄여줍니다. 이전에 Testbench들은 몇 가지 의도된 케이스를 직접 만들어 실험하였고,모든 케이스가 검증되었다고 볼 수는 없습니다.Cache 메모리 컨트롤러를 설계하며,다양한 Test case들에 대해 Coverage를 올리는 Verification에 대해 학습해 봅니다.  2. 과제 정의 및 개요 위 그림처럼 원래는 Cache가 DRAM에 접근하지만,이번 설계에서는 조금 더 간단하게 하기 위해Bus Interface가 있다고..

진행년월: 24.05목차1. 배경2. 과제 정의 및 개요3. 소스코드4. 시뮬레이션 결과  1. 배경지난 프로젝트에서 컴퓨터와 신호를 주고받기 위해 UART 통신을 사용하였는데요,UART 통신도 이해하고 Verilog로 구현해보고자 합니다.Receiver 부분과 Transmitter 부분이 있는데,전부 구현은 하지만, 테스트 단계에서SPI 때처럼 Receiver 부분을 중점적으로 테스트하려고 합니다.  2. 과제 정의 및 개요 1. TX, RX 2개의 핀을 사용합니다.2. 10비트 데이터를 교환하며 구성은 다음과 같습니다.    - [0] 비트는 start bit (0)    - [1~8] 비트는 8비트 data    - [9] 비트는 end bit (1)3. 16배로 오버샘플링하며, 중앙 샘플링 방법을..

진행년월: 24.05목차1. 배경2. 과제 정의 및 개요3. 소스코드4. 시뮬레이션 결과  1. 배경모든 칩은 통신이 필요하기 때문에 통신 모듈이 들어가있습니다.그중에서 좀 기본적인 통신 모듈중 하나인 SPI통신을 이해하고 구현해보려고 합니다.  2. 과제 정의 및 개요기본적으로 SPI 통신의 표준 프레임인 Motorola의 메뉴얼을 참고하나,기본적인 구현 자체에 목적이 있기 때문에 불필요한 기능은 빼고 다음과 같이 스펙 정의를 하도록 합니다. 1. SPI Mode 2 (CPOL = 1, CPHA = 0)를 채택하여 하강엣지에 데이터를 읽도록 합니다.2. CS, SCLK, MOSI, MISO 4개의 핀을 사용합니다.3. 32비트 데이터를 교환하며 구성은 다음과 같습니다.    - [0,1]비트는 ID  ..