RTL, Synthesis, P&R 12

32-bit SPI Interface - (1) RTL

진행년월: 24.05목차1. 배경2. 과제 정의 및 개요3. 소스코드4. 시뮬레이션 결과  1. 배경모든 칩은 통신이 필요하기 때문에 통신 모듈이 들어가있습니다.그중에서 좀 기본적인 통신 모듈중 하나인 SPI통신을 이해하고 구현해보려고 합니다.  2. 과제 정의 및 개요기본적으로 SPI 통신의 표준 프레임인 Motorola의 메뉴얼을 참고하나,기본적인 구현 자체에 목적이 있기 때문에 불필요한 기능은 빼고 다음과 같이 스펙 정의를 하도록 합니다. 1. SPI Mode 2 (CPOL = 1, CPHA = 0)를 채택하여 하강엣지에 데이터를 읽도록 합니다.2. CS, SCLK, MOSI, MISO 4개의 핀을 사용합니다.3. 32비트 데이터를 교환하며 구성은 다음과 같습니다.    - [0,1]비트는 ID  ..

RTL, Synthesis, P&R 2024.09.03

4-digit Counter with FPGA

진행년월: 24.04목차1. 배경2. 과제 정의 및 개요3. 소스코드4. 실습결과 1. 배경Counter는 굉장히 기본적인 예제이지만, 보통의 예제에서는 보드 상에 FND가 최소 2개 이상, 제가 사용한 Xilinx(현 AMD) 사의 ZYNQ-7000의 경우에는 4개가 있는데, 이를 다 활용하는 것이 아니라 일의 자릿수만 하거나 복수의 경우도 단순히 복제해서 작동시키는 경우가 대부분이었습니다.저는 FPGA 구조를 이해하고 4자리수로 동작시킬 방법에 대해 생각해보려고 합니다.7-Segment나 Counter 등의 자료는 다른 곳에서도 많이 찾아볼 수 있기 때문에 해당 내용은 생략하도록 하겠습니다.  2. 과제 정의 및 개요먼저, 구성이 어떻게 되어 있는지를 알 필요가 있습니다. 보통 Pin의 개수 이득을 ..

RTL, Synthesis, P&R 2024.08.30